中国科技大高速VCOモジュール変換器チップの2.5 GS/sサンプリング速度を実現

最近、中国科学技術大学集積回路学院の胡詣哲教授課題チームは高速VCO-based ADCチップ研究において重要な進展を遂げた。チームはリセット可能な環状電圧制御発振器に基づく新型アナログデジタル変換器アーキテクチャ（R-RVCO-based ADC）を提案し、最高2.5 GS/sサンプリングレートの高性能データ変換を実現し、関連アーキテクチャの高速応用における重要なボトルネックを突破した。関連研究成果は「A 0.5–2.5-GS/s Resettable Ring-VCO-Based ADC Eliminating Quantization-Noise Shaping」と題し、集積回路分野の国際的に有名な定期刊行物「IEEE Journal of Solid-State Circuits」（JSSC）に発表された。

人工知能（AI）及び超高速無線、有線相互接続技術の急速な発展に伴い、GHz段帯域幅信号処理向けの高速アナログデジタル変換器（ADC）の需要は日増しに切迫している。同時に、先進的なCMOSプロセスは低電圧、高集積度の方向に進化し続けており、従来アナログアンプに依存していたADCアーキテクチャは、速度、消費電力、技術拡張性などの面で厳しい課題に直面している。そのため、電圧制御発振器に基づくアナログデジタル変換器（VCO−based ADC）は、高度なデジタル化、構造の簡潔化、先進技術への良好な適応性により、高性能データ変換を実現する重要な技術方向になっている。しかし、その動作周波数は長期的にGHz級ボトルネックを突破することが難しく、このようなアーキテクチャのさらなる発展を制約する重要な問題となっている。

従来のVCO−based ADCがナイキストサンプリング条件下で直面している位相雑音積分効果と量子化雑音制限問題に対して、研究チームは理論分析と構造設計の2つの方面からシステム研究を展開した。チームは統一的な行動レベルモデルとノイズ解析フレームワークを構築し、多種類のVCO-based ADCに対して等価モデリングとノイズ導出を行い、VCO-based ADCサンプリングレートの向上を制約する重要なボトルネックを明らかにした。これにより、チームはVCO内部に差動伝達特性を導入することにより、追加の微分器を必要とせずに位相雑音積分効果を効果的に抑制することができ、同時にナイキストバンド内の量子化雑音整形を回避し、信号雑音比を約3 dB向上させる離散時間開環R-RVCO-based ADC構造を提案した。

また、このアーキテクチャはデジタル差分モジュールを必要とせず、トリガの準安定状態に対するシステムの許容度と全体のロバスト性をさらに高めた。回路実現の面で、チームは適応リセット技術を提案し、VCOリセット電圧と振動振幅の正確なマッチングを実現した、同時に、粗量子化器と細量子化器にそれぞれ動的スイッチングバッファ構造と位相折り畳み技術を導入し、位相抽出効率を高め、ハードウェアオーバーヘッドを効果的に低減する。このチップは22 nm CMOSプロセスに基づいて実現され、コア面積はわずか0.0022 mmアニウムで、500 MS/sから2.5 GS/sまでのサンプリングレート範囲をサポートする。2 GS/sサンプリングレートでは、実測信号対雑音歪比（SNDR）は39.1 dBに達し、Waldenエネルギー効率指標（FoM _ W）は31.3 fJ/conv.-stepに低下した。

集積回路学院博士課程生の魯濤氏は論文の第1著者、胡詣哲氏は通信著者である。この研究は安徽省の集積回路科学と技術重点実験室の支持を得た。